某机字长16 位,CPU 地址总线18 位,数据总线16 位,存储器按字编址,CPU 的控制信号线有:MREQ#(存储器访问请求,低电平有效),R/W#(读写控制,低电平为写信号,高电平为读信号)。试问: (1)该机可以配备的最大主存容量为多少? (2)该机主存采用64K×1bit 的DRAM 芯片(内部为4 个128×128 阵列)构成最大主存空间,则共需多少个芯片? (3)若采用异步刷新方式,单元刷新间隔为2ms,则刷新信号的周期是多少? (4)已知该机已有8K×16 位的ROM 存储器,地址处于主存的最高端;现在再用若干个16K×8 位的SRAM 芯片形成128K×16 位的RAM 存储区域,起始地址为00000H,假设SRAM 芯片有CS#(片选,低电平有效)和WE#(写使能,低电平有效)信号控制端;试写出RAM、ROM 的地址范围,并画出SRAM、ROM 与CPU 的连接图,请标明SRAM 芯片个数、译码器的输入输出线、地址线、数据线、控制线及其连接。