【单选题】在进行异步清零的D触发器设计中,clk是上升沿边沿敏感信号,rst是异步清零控制信号(rst高电平有效),d是输入信号,q是输出信号,以下语句表述正确的是 。
B.
always@(posedge clk or posedge rst)
C.
always@(posedge clk or negedge rst)
D.
always@(posedge clk or negedge rst or d)
【单选题】在进行同步清零的D触发器设计中,clk是上升沿边沿敏感信号,rst是同步清零控制信号(rst低电平有效),d是输入信号,q是输出信号,以下语句表述正确的是 。
B.
always@(posedge clk or posedge rst)
C.
always@(posedge clk or negedge rst)
D.
always@(posedge clk or negedge rst or d)
【单选题】在进行异步清零的D触发器设计中,clk是上升沿边沿敏感信号,rst是异步清零控制信号(rst低电平有效),d是输入信号,q是输出信号,以下语句表述正确的是 。
B.
always@(posedge clk or posedge rst)
C.
always@(posedge clk or negedge rst)
D.
always@(posedge clk or negedge rst or d)