请用quartus9.0(或quartus13.0)对一位全加器进行功能仿真和时序仿真,并下载到实验板上进行硬件验证,代码如下(代码语法有问题): module full_adder(a,b,cin,sum,count) input a,b,cin; output sum,count; assign [count,sum]=a+b+cin; endmodule 要求:1、建立工程,工程名应和实体名一致; 2、代码语法有问题,修改后进行综合、仿真。 3、仿真的时候,a,b,cin设置为随机数,timescale设置为100ns,endtime设置为10us,观察功能仿真和时序仿真的区别。