DE2-115_proj.zip lab4_verilog.zip 根据实验结果,如果地址译码的片选信号 CS 为 0 ,译码器的输出 Y= __________ ( 0/1/2/4/8) ,从而各个 RAM 块的片选信号 CS __________ (有效 / 无效),存储器 __________ 中(可以 / 不可以)进行读写操作。 当片选信号 CS 为 1 时, ADDR[ _____ ][ _____ ] (参考 Lab_Top 代码)决定了当前访问 U0/U1,U2/U3,U4/U5,U6/U7 中的哪一组存储器。